文｜半導體產業(yè)縱橫

據(jù)Trendforce 報道，內存制造商三星、SK 海力士和美光希望堆疊更多 DRAM 芯片。隨著第五代堆疊 DRAM 高帶寬內存 (HBM5) 的推出，至少有 20 個內存層。

目前的 HBM3e 設備使用 8 個 24 千兆位芯片，總容量為 24 千兆字節(jié)。12 倍堆疊的 HBM3e 模塊（稱為 12-Hi）已發(fā)布，容量為 36 千兆字節(jié)。每個芯片具有相同容量的 20-Hi 變體的容量為 60 千兆字節(jié)，但后者可能會同時增加，以實現(xiàn)更高的存儲量。

不過，該產品還需要幾年時間才能上市。Trendforce 估計 Nvidia 希望在下一代產品中使用 HBM5。屆時它將不再位于 GPU 旁邊并通過硅中介層連接，而是直接安裝在 GPU 上。

Blackwell（B100 和 B200）仍使用 HBM3e。Nvidia已宣布將在 2026 年推出具有八個 HBM4 堆棧的 Rubin；具有 12 個堆棧的改進版本 Rubin Ultra 將于 2027 年問世。具有 HBM4e 的 Rubin 繼任者將于 2028 年問世，而具有 HBM5 的繼任者最早將于 2029 年問世。

混合鍵合取代焊球

在此之前，制造商必須解決生產問題。到目前為止，他們一直在 DRAM 層之間使用焊球，即所謂的微凸塊。三星和美光依靠熱壓縮非導電膜 (TC-NCF) 來實現(xiàn)穩(wěn)定：他們將一層薄膜貼在單個芯片上，薄膜在高溫和高壓下熔化，從而將各層粘合在一起。

SK Hynix 依靠所謂的大規(guī)?；亓鞒尚偷撞刻畛?(MR-MUF) 來改善散熱。制造商對此的描述如下：“大規(guī)?；亓魇且环N通過熔化堆疊芯片之間的凸塊將芯片粘合在一起的技術。模塑底部填充用保護材料填充堆疊芯片之間的間隙，以提高耐用性和散熱性。MR-MUF 結合使用回流和成型工藝，將半導體芯片連接到電路上，并用液態(tài)環(huán)氧模塑化合物 (EMC) 填充芯片和凸塊間隙之間的空間。”

但隨著容量和時鐘頻率的不斷提高，組件產生的熱量也隨之增加。此外，制造商必須節(jié)省空間才能將 20 個內存層壓入一個組件中。

據(jù)稱，該解決方案是混合鍵合，AMD 此前已在其帶有堆疊緩存的 Ryzen X3D 處理器中使用過該技術。然后，將所有 DRAM 層磨平，以便它們彼此粘合在一起而沒有焊點（凸塊）。為了實現(xiàn)這一點，制造商必須轉換其封裝系統(tǒng)。三星大概也希望將這項技術用于 SSD 的 NAND 閃存。

如果制造商有意提前積累該技術經驗，16 層堆疊的 HBM4 和 HBM4e 堆疊（16-Hi）也可能采用混合鍵合。然而，這顯然在技術上還不是必要的。

高堆疊內存的 GPU 在制造成本上必然會有顯著的提升。首先，研發(fā)新的散熱技術、信號處理技術和封裝工藝都需要投入大量的資金。與此同時，該技術還存在諸多挑戰(zhàn)。

在一個 GPU 上堆疊 20 個 DRAM 芯片，散熱將成為首要面臨的巨大挑戰(zhàn)。大量芯片在高速運行時會產生可觀的熱量，如果不能有效地進行散熱處理，將導致芯片性能下降甚至損壞。英偉達將不得不投入大量研發(fā)資源來開發(fā)新的散熱技術。例如，可能會探索更高效的散熱材料，從傳統(tǒng)的銅基散熱片轉向石墨烯等具有超高熱導率的新型材料。同時，液冷技術也可能會得到進一步發(fā)展和優(yōu)化，設計出更加精細且適配這種高芯片密度的液冷系統(tǒng)，確保每個 DRAM 芯片都能在適宜的溫度下工作。

在如此高密度的芯片堆疊下，信號完整性也是一個亟待解決的問題。眾多芯片之間的信號傳輸路徑變得更加復雜，電磁干擾、信號延遲等問題容易出現(xiàn)。英偉達需要在芯片設計和電路布局上進行創(chuàng)新。比如，采用更先進的布線技術，增加信號屏蔽層來減少電磁干擾。同時，在芯片之間可能會引入新的信號補償和校準機制，實時監(jiān)測和調整信號的傳輸狀態(tài)，確保從一個 DRAM 芯片到 GPU 核心的數(shù)據(jù)傳輸準確無誤，維持整個系統(tǒng)的高性能運行。

此外，制造工藝將面臨更高的要求。要實現(xiàn) 20 個 DRAM 芯片的穩(wěn)定堆疊，對芯片的封裝工藝提出了近乎苛刻的條件。目前的封裝技術可能無法滿足這種高復雜度的要求，英偉達需要與芯片制造廠商緊密合作，共同研發(fā)新的封裝工藝。

在這個過程中，如何保證高良品率是關鍵。因為隨著制造復雜度的提升，不良品出現(xiàn)的概率也會增加。這可能需要在生產流程中引入更精密的檢測設備和方法，從芯片原材料的篩選到每一道生產工序都進行嚴格的質量把控，以確保最終產品能夠達到預期的性能和可靠性標準。